|
課程名稱 |
交換電路與邏輯設計
SWITCHING CIRCUIT AND LOGIC DESIGN |
|
開課學期 |
97-1 |
|
授課對象 |
積體電路設計第二專長學程 |
|
授課教師 |
李建模 |
|
課號 |
EE2012 |
|
課程識別碼 |
901 32300 |
|
班次 |
03 |
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
必修 |
|
上課時間 |
星期四6(13:20~14:10)星期五7,8(14:20~16:20) |
|
上課地點 |
電二106電二106 |
|
備註 |
本系優先
總人數上限：70人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/971_LD_cmli |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
Course Outline1. Unit 1 Introduction: Number Systems and Conversion2. Unit 2 Boolean Algebra3. Unit 3 Boolean Algebra (continued) 4. Unit 4 Applications of Boolean Algebra: Minterm and Maxterm Expansions5. Unit 5 K-Maps6. Unit 6 Quine-McClusky Method7. Unit 7 Multi-Level Gate Circuits: NAND and NOR Gates8. Unit 8 Combinational Circuit Design and Simulation Using Gates9. Unit 9 Multiplexers, Decodes and PLD10. |
|
課程目標 |
Unit 10 Introduction to VHDL11. Unit 11 Latches and FFs12. Unit 12 Registers and Counters13. Unit 13 Analysis of Clocked Sequential Circuits14. Unit 14 Derivation of State Graphs and Tables15. Unit15 Reduction of State Tables-- State assignment16. Unit 16 Sequential Circuit Design17. Unit 20 Circuits for Arithmetic Operations
|
|
課程要求 |
|
|
預期每週課後學習時數 |
|
|
Office Hours |
|
|
指定閱讀 |
|
|
參考書目 |
C. H. Roth, Jr., Funcamentals of Logic Design, 5th edition, Thomson, 2004.
|
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
Homework |
17% |
|
2. |
Quiz 1 |
4% |
|
3. |
Midterm |
35% |
|
4. |
Quiz 2 |
7% |
|
5. |
Final |
35% |
|
6. |
Participation |
2% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
9/18, 19 |
Course Info |
|
第2週 |
9/25,26 |
Ch 2 Boolean Algebra
|
|
第3週 |
10/2, 3 |
Ch 4 Application of Boolean Algebra
(10/2) 1:20pm
|
|
第4週 |
10/9 |
Ch 5 Karnaugh Maps (10/9 1:20pm) |
|
第5週 |
|
10/16Quiz 1, 10/17
Ch 5 Karnaugh Maps
|
|
第6週 |
|
10/23 Ch 7 Multi-Level Gate Circuits 1:20pm
|
|
第7週 |
10/30,31 |
出國（兩天皆不上）
|
|
第8週 |
|
Ch 9 Multiplexers Decoders and PLD
(skip 9.7)
|
|
第9週 |
|
11/13 review,
11/14 Midterm |
|
第10週 |
|
11/20 Ch 11 Latches and FF 1:20pm,
11/21 Verilog: Combinational Circuits (TA) |
|
第11週 |
|
11/27 Ch 11 Latches and FF 1:20pm,
11/28 Ch 12 Registers and Counters
|
|
第12週 |
|
Ch 12 Registers and Counters |
|
第13週 |
|
Ch 13 Analysis of Clock Sequential Ckts
|
|
第14週 |
|
Ch 14 Derivation of State Graphs and Tables (Skip examples 2 and 3 in Sec. 14.3)
|
|
第15週 |
|
12/25 quiz 2, 12/26 Ch 15 Reduction of State Tables (15.1,2)
|
|
第16週 |
1/1, 1/2 |
元旦（兩天皆不上）
|
|
第17週 |
|
Ch 16 Sequential Ckt Design (16.1 to 16.4)
|
|
第18週 |
|
1/15 review, 1/16 fianl exam |
|
第1-1週 |
|
Ch 1 Introduction
|
|
第2-1週 |
|
Ch 3 Boolean Algebra (cont’d)
|
|
第6-1週 |
|
Ch 8 Comb. Ckt Design (skip 8.1, 8.2)
|
|
第17-1週 |
|
補充 |
|